JP 2003-250269

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] It is the amplifying circuit connected to the secondary coil of the current transformer which has a primary coil and a secondary coil. The current amplification section which amplifies the current which flows to the secondary coil of the aforementioned current transformer based on the induced voltage of the aforementioned secondary coil, and outputs it through the 1st impedance component, The voltage corresponding to the voltage impressed to the 1st impedance component of the above by the aforementioned current amplification section is impressed to the 2nd impedance component. The buffer amplifier which outputs current from this 2nd impedance component, Amplify the current which flows to the primary coil of ***** and the aforementioned current transformer, and the amplified current by the ratio according to the ratio of the impedance of the 1st impedance component of the above, and the 2nd impedance component The amplifying circuit characterized by what was constituted so that it might be outputted from the 1st impedance component of the above, and the 2nd impedance component, respectively.

[Claim 2] The aforementioned buffer amplifier is an amplifying circuit according to claim 1 characterized by what it has for the voltage amplification circuit which amplifies the voltage of the voltage of the 1st impedance component of the above, and is impressed to the 2nd impedance

component of the above.

[Claim 3] The aforementioned current amplification section is an amplifying circuit according to claim 1 characterized by what the voltage of the impedance element of the above 1st is amplified, it is impressed by the 2nd impedance component of the above, and is served as a part of aforementioned buffer

amplifier [at least].

[Claim 4] The 1st NPN form bipolar transistor by which, as for the aforementioned current amplification section, the collector was connected to the positive electrode of DC power supply, the emitter was connected to the end of the secondary coil of the aforementioned current transformer, and the base was connected to the other end of the secondary coil of the aforementioned current transformer, A collector is connected to the negative electrode of the aforementioned DC power supply, and an emitter is connected to the emitter of the NPN bipolar transistor of the above 1st. The base is equipped with the 1st PNP form bipolar transistor connected to the base of the NPN bipolar transistor of the above 1st, and is constituted, the aforementioned buffer amplifier The 2nd NPN form bipolar transistor by which the collector was connected to the positive electrode of the aforementioned DC power supply, and the collector of the NPN form bipolar transistor of the above 1st, and the base was connected to the base of the NPN form bipolar transistor of the above 1st, A collector is connected to the negative electrode of the aforementioned DC power supply, and the collector of the PNP form bipolar transistor of the above 1st. The 2nd PNP form bipolar transistor by which the emitter was connected to the emitter of the NPN form bipolar transistor of the above 2nd, and the base was connected to the base of the PNP form bipolar transistor of the above 1st, ********* and the end of the 1st impedance component of the above is connected to the node of the base of the NPN form bipolar transistor of the above 1st, and the base of the PNP form bipolar transistor of the above 1st. The amplifying circuit according to claim 2 to which the

end of the 2nd impedance component of the above is characterized by what was connected to the node of the emitter of the NPN form bipolar transistor of the above 2nd, and the emitter of the PNP form bipolar transistor of the above 2nd.

[Claim 5] The NPN form bipolar transistor by which, as for the aforementioned current amplification section, the collector was connected to the positive electrode of DC power supply, the emitter was connected to the end of the secondary coil of the aforementioned current transformer, and the base was connected to the other end of the secondary coil of the aforementioned current transformer, The PNP form bipolar transistor by which the collector was connected to the negative electrode of the aforementioned DC power supply, the emitter was connected to the emitter of the type bipolar transistor aforementioned [NPN], and the base was connected to the base of the type bipolar transistor aforementioned [NPN], ************ and the end of the 1st impedance component of the above is connected to the node of the base of the type bipolar transistor aforementioned [NPN], and the base of the type bipolar transistor aforementioned [NPN]. The amplifying circuit according to claim 3 to which the end of the 2nd impedance component of the above is characterized by what was connected to the node of the emitter of the type bipolar transistor aforementioned [NPN], and the emitter of the type bipolar transistor aforementioned [NPN].

[Claim 6] The 1st N type field-effect transistor by which, as for the aforementioned current amplification section, the drain was connected to the positive electrode of DC power supply, the source was connected to the end of the secondary coil of the aforementioned current transformer, and the gate was connected to the other end of the secondary coil of the aforementioned current transformer, The 1st P type field-effect transistor by which the drain was connected to the negative electrode of the aforementioned DC power supply, the source was connected to the source of the N type field-effect transistor of the above 1st, and the gate was connected to the gate of the N type field-effect transistor of the above 1st, ******* and, as for the aforementioned buffer amplifier, a drain is connected to the positive electrode of the aforementioned DC power supply, and the drain of the N type field-effect transistor of the above 1st. The 2nd N type field-effect transistor by which the gate was connected to the gate of the N type field-effect transistor of the above 1st, A drain is connected to the negative electrode of the aforementioned DC power supply, and the drain of the P type field-effect transistor of the above 1st. The 2nd P type field-effect transistor by which the source was connected to the source of the N type field-effect transistor of the above 2nd, and the gate was connected to the gate of the P type field-effect transistor of the above 1st, ******** and the end of the 1st impedance component of the above is connected to the node of the gate of the N typé field-effect transistor of the above 1st, and the gate of the P type field-effect transistor of the above 1st. The amplifying circuit according to claim 2 to which the end of the 2nd impedance component of the above is characterized by what was connected to the node of the source of the N type field-effect transistor of the above 2nd, and the source of the P type fieldeffect transistor of the above 2nd.

[Claim 8] The 1st impedance component of the above and the 2nd impedance component are an amplifying circuit given in the claim 1 characterized by what is constituted by the capacitor, or any 1

term of 7.

[Claim 9] Noise reduction equipment which reduces the noise spread on the power supply line of the couple for the electric power supplies from the predetermined power supply characterized by providing the following The current transformer which detects the leakage current which leaks from the power supply line of the aforementioned couple to a grounding conductor by using the power supply line of the aforementioned couple as a primary coil An amplifying circuit given in the claim 1 which amplified the current which flows to the primary coil of the aforementioned current transformer, outputted the amplified current from the 1st impedance component of the above, and the 2nd impedance component, respectively by the ratio according to the ratio of the impedance of the 1st impedance component of the above, and the 2nd impedance component, and consisted of aforementioned current transformers so that it might supply in the direction which offsets the aforementioned leakage current to a grounding conductor by the power supply side, or any 1 term of 8

[Claim 10] The aforementioned amplifying circuit is noise reduction equipment according to claim 9 characterized by what is been what amplifies the current which flows to the primary coil of the aforementioned current transformer so that the current value of the current supplied to the aforementioned grounding conductor may turn into current value of the leakage current which the aforementioned current transformer detected.

[Claim 11] The power converter characterized by what it had for noise reduction equipment according to claim 9 or 10 which reduces the noise spread on the power supply line of the couple for the electric power supplies from the aforementioned power supply to the transducer which transforms into the power of predetermined voltage the power supplied from the power supply, and supplies it to a load, and the aforementioned transducer.

[Translation done.]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開登号 特開2003-250269 (P2003-250269A)

(43)公開日 平成15年9月5日(2003.9.5)

(51) Int.CL'		識別記号	FΙ			「~?!!~)*(参考)
H02M	3/28		H02M	3/28	E	5H730
					Y	5 J 0 9 2
нозр	3/18		· H03F	3/18		5 J 5 O O

審査請求 京請求 請求項の数II OL (全 II 頁)

(21)出顧番号	特輯2002-49302(P2002-49302)	(71) 出顧人	000106276	
			サンケン電気株式会社	
(22)出國日	平成14年2月26日(2002.2.26)	埼玉県新座市北野3丁目6番3号		
		(72) 発明者	整谷 守	
•			埼玉県新座市北野3丁目6番3号 サンケ	
	• •		ン電気株式会社内	
		(74)代理人	100095407	
			弁理士 木村 満 (外1名)	
	•			


最終頁に続く

(54) 【発明の名称】 増幅回路、ノイズ低被装置及び電力変換装置

(57)【要約】

容易に調整することができる。

【課題】 増信率を容易に調整できるようにする。
【解決手段】 増幅回路22において、トランジスタQ11、Q12からなる主増帽器と並列にトランジスタQ13、Q14からなる領正増幅器を接続する。補償電流は、コンデンサC8、C9を介して接地ラインへと流れる。コンデンサC8、C9のインピーダンスを、それぞれ、r1、r2とすると、増幅回路22の利得は、(1+r1/r2)となる。従って、このコンデンサC8、C9のインピーダンスの比を調整することにより、増幅率を



【特許請求の範囲】

【請求項1】1次巻線と2次巻線とを育する変流器の2次巻線に接続される増幅回路であって。

前記変流器の2次巻線に流れる電流を、前記2次巻線の 誘起電圧に基づいて増幅し、第1のインピーダンス素子 を介して出力する電流増幅部と、

前記電流増幅部により前記第1のインビーダンス素子に 60加される電圧に対応する電圧を第2のインビーダンス 素子に60加して、該第2のインピーダンス素子から電流 を出力するバッファ増幅部と、を備え、

前記変流器の1次巻線に流れる電流を増幅し、増幅した 電流が、前記第1のインビーダンス素子と第2のインピーダンス素子とのインピーダンスの比に応じた比率で、 前記第1のインビーダンス素子と第2のインピーダンス 素子とからそれぞれ出力されるように構成された。

ことを特徴とする増幅回路。

【請求項2】前記パッファ増幅部は、前記第1のインピーダンス素子の電圧を電圧増幅して前記第2のインピーダンス素子に印削する電圧増幅回路を備える、

ことを特徴とする請求項1に記載の増幅回路。

【請求項3】前記鑑流増幅部は、前記第1のインビータンス素子の電圧を増幅して前記第2のインピーダンス素子に印加し、前記パッファ増幅部の少なくとも一部を兼ねる

ことを特徴とする請求項1に記載の増幅回路。

【請求項4】前記電流増幅部は、

コレクタが直流電源の正極に接続され、エミッタが前記 変流器の2次巻線の一端に接続され、ベースが前記変流 器の2次巻線の他端に接続された第1のNPN形パイポ ーラトランジスタと、

コレクタが前記直流電源の負極に接続され、エミッタが前記第1のNPNパイポーラトランジスタのエミッタに接続され、ベースが前記第1のNPNパイポーラトランジスタのベースに接続された第1のPNP形パイポーラトランジスタと

を備えて構成され、

前記バッファ増帽部は、

コレクタが前記直流電源の正極と前記第1のNPN形パイポーラトランジスタのコレクタとに接続され、ベースが前記第1のNPN形パイポーラトランジスタのベース 40 に接続された第2のNPN形パイポーラトランジスタ

コレクタが前記直流電源の負極と前記第1のPNP形パイポーラトランジスタのコレクタとに接続され、エミッタが前記第2のNPN形パイポーラトランジスタのエミッタに接続され、ベースが前記第1のPNP形パイポーラトランジスタのベースに接続された第2のPNP形パイポーラトランジスタと、

を備えて構成され、

前記第1のインビーダンス素子の一端が前記第1のNP 50 県トランジスタのゲートとの接続点に接続され、

N形パイポーラトランジスタのベースと前記算1のPN P形パイポーラトランジスタのベースとの接続点に接続 され

前記第2のインビーダンス素子の一端が前記第2のNP N形パイポーラトランジスタのエミッタと前記第2のP NP形パイポーラトランジスタのエミッタとの接続点に 接続された、

ことを特徴とする請求項2に記載の増幅回路。

【請求項5】前記電流増幅部は、

カコレクタが直流電源の正極に接続され、エミッタが前記 変流器の2次巻線の一端に接続され、ベースが前記変流 器の2次巻線の他端に接続されたNPN形パイポーラト ランジスタと。

コレクタが前記直流電源の負極に接続され、エミッタが 前記NPN形パイポーラトランジスタのエミッタに接続 され、ベースが前記NPN形パイポーラトランジスタの ベースに接続されたPNP形パイポーラトランジスタ と

を備えて構成され、

20 前記第1のインビーダンス素子の一端が前記NPN形パイポーラトランジスタのベースと前記PNP形パイポーラトランジスタのベースとの接続点に接続され 前記第2のインビーダンス素子の一端が前記NPN形パイポーラトランジスタのエミッタと前記PNP形パイポーラトランジスタのエミッタとの接続点に接続された、ことを特徴とする請求項3に記載の増幅回路。

【請求項6】前記電流増幅部は、

ドレインが直流電源の正極に接続され、ソースが前記変 液器の2次巻線の一端に接続され、ゲートが前記変流器 30 の2次巻線の他端に接続された第1のN形電界効果トラ ンジスタと、

ドレインが前記直流電源の負極に接続され、ソースが前 記第1のN形電界効果トランジスタのソースに接続され、ゲートが前記第1のN形電界効果トランジスタのゲートに接続された第1のP形電界効果トランジスタと、 を備えて機成され、

前記バッファ増帽部は、

ドレインが前記直流電源の正極と前記第1のN形電界効果トランシスタのドレインとに接続され、ゲートが前記40 第1のN形電界効果トランシスタのゲートに接続された第2のN形電界効果トランシスタと

ドレインが前記直流電源の負極と前記第1のP形電界効果トランジスタのドレインとに接続され、ソースが前記第2のN形電界効果トランジスタのソースに接続され、ゲートが前記第1のP形電界効果トランジスタのゲートに接続された第2のP形電界効果トランジスタと、を備えて構成され、

前記第1のインビーダンス素子の一端が前記第1のN形 電界効果トランジスタのゲートと前記第1のP形電界効 前記第2のインビーダンス素子の一端が前記第2のN形 電界効果トランジスタのソースと前記第2のP形電界効 果トランジスタのソースとの接続点に接続された ことを特徴とする請求項2に記載の増幅回路。

【請求項7】前記電流増帽部は、

ドレインが直流電源の正極に接続され、ソースが前記変 遠器の2次巻線の一端に接続され、ゲートが前記変遠器 の2次巻線の他端に接続されたN形電界効果トランシス タと

ドレインが前記直流電源の負極に接続され、ソースが前 10 記N形電界効果トランジスタのソースに接続され、ゲートが前記N形電界効果トランジスタのゲートに接続され たP形電界効果トランジスタと、 を備えて構成され、

前記第1のインビーダンス素子の一端が前記N形電界効果トランジスタのゲートと前記P形電界効果トランジスタのゲートと前記P形電界効果トランジスタのゲートとの接続点に接続され、

前記第2のインビーダンス素子の一端が前記N形電界効果トランジスタのソースと前記P形電界効果トランジスタのソースと前記P形電界効果トランジスタのソースとの接続点に接続された。

ことを特徴とする請求項3に記載の増幅回路。

【詰求項8】前記算1のインピーダンス素子と第2のインピーダンス素子とは、コンデンサによって機成されたものである。

ことを特徴とする請求項1乃至7のいずれか1項に記載の増幅回路。

【請求項9】所定の電源からの電力供給用の一対の電源 線に伝播するノイズを低減するノイズ低減装置であっ て

前記一対の電源線を1次巻線として 前記一対の電源線 30 から接地線に添れる漏れ電流を検出する変流器と、前記変流器の1次巻線に流れる電流を増幅し、増幅した 電流を、前記第1のインビーダンス索子と第2のインビーダンス素子とのインビーダンスの比に応じた比率で、前記第1のインビーダンス素子と第2のインビーダンス素子とからそれぞれ出力して、前記変流器よりも電源側で、接地線に、前記漏れ電流を相殺する方向に供給するように構成された請求項1乃至8のいずれか1項に記載の増幅回路と を備えた。

ことを特徴とするノイズ低減装置。

【請求項10】前記增幅回路は、前記接地線に供給する 電流の電流値が前記変流器が検出した湖れ電流の電流値 となるように前記変流器の1次巻線に流れる電流を増幅 するものである

ことを特徴とする請求項9化記載のノイズ低減終置。 【請求項11】電源からの供給された電力を、所定の電 圧の電力に変換して負荷に供給する変換部と、 前記電源から前記変換部への電力供給用の一対の電源複 に任建するノイズを低減する請求項9又は10に記載の ノイズ低減装置と、を備えた、 ことを特徴とする電力変換装置。

【発明の詳細な説明】

の電圧レベルが変動する。

[0001]

【発明の届する技術分野】本発明は、増幅回路、ノイズ 低級鉄農及び電力変換装置に関し、特に増幅率の容易な 調整を可能とする技術に関する。

[0002]

【従来の技術】モータに電力を供給するインバータ、コンピュータに電圧を供給するスイッチングレギュレータ 等の電力変換装置は、所定の電源から供給された電力 を、所定の電圧の電力に変換して負荷に供給する。

【0003】かかる電力変換装置では、スイッチング素子をオン、オフすることにより電力変換を行うため、スイッチング素子のスイッチングによるスイッチングノイズが発生する。このスイッチングノイズの周波数は、非常に高いため、広帯域で減衰特性の大きなノイズフィルタが要求される。また、国路内には、対地間の浮遊容量を含む静電容量が存在し、この静電容量を介して、スイッチング素子のスイッチングによるノイズが高周波の漏れ電流となって接地ラインに流れる。この漏れ電流が接地ラインに流れると、電力変換装置のフレーム(管体)

【0004】特に、前述のインバータを介して電力容置の大きなモータが電力変換装置に接続されている場合、対地間の浮遊容量は大きくなり、それだけ、漏れ電流も大きくなる。との漏れ電流が大きいと、漏電ブレーカを退断させたり、周辺の電子機器に妨害を与えたりすることになる。

【0007】また、漏れ電流 I szl、 I szlは、それぞれ、 スイッチSWのスイッチングにより交流電源 50から流 入する漏れ電流、電力変換鉄置内で伝達する漏れ電流を 40 示す。

【0008】ノイズを低減する方法としては、2つの方法が考えられる。第1の方法は、図10(a)に示すように、狷れ電流 I s1を検出し、その検出電流を増幅器 AMPで増幅し、この増幅した領債電流 I rを、 漏れ電流 i s1を相殺する方向に、コンデンサC52を介して接地ラインに供給する方法である。

【0009】との方法によれば、報相変流器51を領値 電流Irの注入点aよりも交流電源50側に配置して婦 れ電流Is1を検出する。第1の方法では、次の式(1) 50 が成り立つようにする。 【敷1】A1×(151-17)-15150・・・(1) 但し、A1:第1の方法を用いた場合の増幅器AMPの 増幅率

1 51: 獨れ電流 I s1の電流値

· r: 箱筒電流 ! rの電流値

従って、領債電流 I rの電流値 i rは、次式(2)によって患される。

【數2】:r=(1-1/A1)×:s1····(2)

【0010】第2の方法は、図10(b)に示すよう に、添れ電流 I 52を検出し、その検出電流に基づいて第 10 賃電流 I rを算1の方法と同じように接地ラインに供給 する方法である。

【0011】との方法によれば、秦祖変流器51を領値 電流Irの注入点8よりもスイッチSV側に配置して扇 れ電流1s2を検出する。第2の方法を用いた場合 次の式(3)が成り立つようにする。

【數3】:s1-A2×ir=0···(3)

但し、A2:第2の方法を用いた場合の増幅器AMPの 増幅率

従って、領債電流 | rの電流値 i rは、次式 (4) によっ 20 て表される。

【数4】:r= (1/A2)×:s1···(4)

【0012】との式(4)が示すように、第2の方法を用いて、編れ電流!s1を補償電流!rで相投するためには、増幅器AMPの増幅率A2を正確に1にしなくてはならない。従来の電力変換装置では、この増幅器AMPの増幅率A2を正確に1にすることが困難であるため、一般的には、第1の方法が用いられる(特関平9-26677号公報等参照)。

[0013]

【発明が解決しようとする課題】しかし、第1の方法を 用いると、式(2)に示すように、煽れ電流151を稿値 電流17で钼殺するためには、増幅器AMPの増幅率A1 を大きくしなければならない。

【10014】このため、位相領値を正確に行わなければならず、増幅器AMPが発振し易くなるといった不都合が生ずる。

【0015】一方、第2の方法を用いた場合、増幅器AMPの増幅率A2を大きくする必要はない。しかし、第2の方法を用いた場合、前述のように、尋相変流器51の判得を1にして、増幅率A2を正確に1にしなくてはならない。

【0016】とのため、零钼変流器51の巻数を増やして調整できるようにしなければならず、 軽相変流器51が大型となってしまい、また、増幅器AMPも請度の高いものを用いる必要があるため、 高価なものになってしまう。

【0017】本発明は、とのような従来の問題点に鑑み 接続され、前記第2のインピーダンス素子の一端が前記 てなされたもので、増幅率の容易な調整を可能とする増 第2のNPN形パイポーラトランジスタのエミッタと前 幅回路、ノイズ低減装置及び電力変換装置を提供するこ 50 記第2のPNP形パイポーラトランジスタのエミッタと

とを目的とする。 【0018】

【課題を解決するための手段】この目的を達成するため、本発明の第1の観点に係る増幅回路は、1次巻線と2次巻線とを育する変流器の2次巻線に接続される増幅回路であって、前記変流器の2次巻線に流れる電流を、前記2次巻線の誘起電圧に基づいて増帽し、第1のインピーダンス素子を介して出力する電流増幅部と、前記電

回路であって、前記変流器の2次巻線に流れる電流を、前記2次巻線の誘起電圧に基づいて増帽し、第1のインビーダンス素子を介して出力する電流増幅部と、前記電流増幅部により前記第1のインビーダンス素子に印加される電圧に対応する電圧を第2のインビーダンス素子に印加して、該第2のインビーダンス素子から電流を出力するバッファ増帽部と、を備え、前記変流器の1次巻線に流れる電流を増幅し、増帽した電流が、前記第1のインビーダンス素子と第2のインピーダンス素子とのインビーダンス素子とからそれぞれ出力されるように構成されたものである。

【0019】前記パッファ増幅部は、前記第1のインピーダンス素子の電圧を電圧増幅して前記第2のインピーダンス素子に印削する電圧増幅回路を備えたものであってもよい。

【0020】前記電流増幅部は、前記第1のインビータンス素子の電圧を増幅して前記第2のインピーダンス素子に印加し、前記パッファ増幅部の少なくとも一部を兼ねるようにしてもよい。

【0021】前記電流増幅部は、コレクタが直流電源の正極に接続され、エミッタが前記変流器の2次登線の一連に接続され、ベースが前記変流器の2次登線の他端に接続された第1のNPN形パイポーラトランジスタと、

コレクタが前記直流電源の負極に接続され、エミッタが 前記第1のNPNバイボーラトランジスタのエミッタに 接続され、ベースが前記第1のNPNバイボーラトラン ジスタのベースに接続された第1のPNP形パイポーラ トランジスタと、を備えて構成され、前記バッファ増幅 部は、コレクタが前記直流電源の正極と前記第1のNP N形パイポーラトランジスタのコレクタとに接続され、 ベースが前記第1のNPN形パイポーラトランジスタの ベースに接続された第2のNPN形バイボーラトランジ スタと、コレクタが前記直流電源の負極と前記第1のP NP形パイポーラトランジスタのコレクタとに接続さ れ、エミッタが前記第2のNPN形パイポーラトランジ スタのエミッタに接続され、ベースが前記第1のPNP 形パイポーラトランジスタのベースに接続された第2の PNP形パイポーラトランジスタと、を値えて構成さ れ、前記第1のインピーダンス素子の一端が前記第1の NPN形パイポーラトランジスタのベースと前記第1の PNP形パイポーラトランジスタのベースとの接続点に 接続され、前記第2のインピーダンス素子の一端が前記 第2のNPN形パイポーラトランジスタのエミッタと前

の接続点に接続されて増幅回路が構成されるようにして もよい。

【0022】前記電流増幅部は、コレクタが直流電源の正極に接続され、エミッタが前記変流器の2次登線の一端に接続され、ベースが前記変流器の2次登線の他端に接続されたNPN形バイボーラトランジスタと、コレクタが前記直流電源の負極に接続され、エミッタが前記NPN形バイボーラトランジスタのベースに接続されたPNP形バイボーラトランジスタのベースと前記PNP形バイボーラトランジスタのベースと前記PNP形バイボーラトランジスタのベースと前記PNP形バイボーラトランジスタのベースと前記PNP形バイボーラトランジスタのエミッタと前記PNP形バイボーラトランジスタのエミッタと前記PNP形バイボーラトランジスタのエミッタと前記PNP形バイボーラトランジスタのエミッタと前記PNP形バイボーラトランジスタのエミッタとの接続点に接続されて増幅回路が構成されるようにしてもよい。

【0023】前記電流増幅部は、ドレインが直流電源の 正極に接続され、ソースが前記変流器の2次巻線の一端 に接続され、ゲートが前記変流器の2次巻線の他端に接 20 続された第1のN形電界効果トランジスタと、ドレイン が前記直流電源の負極に接続され、ソースが前記第1の N形電界効果トランジスタのソースに接続され、ゲート が前記算1のN形電界効果トランジスタのゲートに接続 された第1のP形電界効果トランジスタと、を備えて機 成され、前記バッファ増幅部は、ドレインが前記直流電 源の正極と前記第1のN形電界効果トランジスタのドレ インとに接続され、ゲートが前記第1のN形電界効果ト ランジスタのゲートに接続された第2のN形電界効果ト ランジスタと、ドレインが前記直流電源の負極と前記算 1のP形電景効果トランジスタのドレインとに接続さ れ、ソースが前記第2のN形電界効果トランジスタのソ ースに接続され、ゲートが前記第1のP形電界効果トラ ンジスタのゲートに接続された第2のP形電界効果トラ ンジスタと、を備えて構成され、前記第1のインピーダ ンス素子の一端が前記第1のN形電界効果トランジスタ のゲートと前記第1のP形電界効果トランジスタのゲー トとの接続点に接続され、前記第2のインピーダンス素 子の一端が前記第2のN形電界効果トランジスタのソー スと前記第2のP形電界効果トランジスタのソースとの 40 接続点に接続されて増幅回路が構成されるようにしても

【①①24】前記電流増幅部は、ドレインが直流電源の正便に接続され、ソースが前記変流器の2次巻線の一場に接続され、ゲートが前記変流器の2次巻線の他端に接続されたN形電界効果トランジスタと、ドレインが前記 直流電源の負極に接続され、ソースが前記N形電界効果トランジスタのソースに接続され、ゲートが前記N形電 昇効果トランジスタのゲートに接続されたP形電界効果トランジスタと、を備えて構成され、前記第1のインビ 50

ーダンス素子の一端が前記N形容界効果トランジスタの ゲートと前記P形容界効果トランジスタのゲートとの接 続点に接続され、前記第2のインピーダンス素子の一端 が前記N形容界効果トランジスタのソースと前記P形容 界効果トランジスタのソースとの接続点に接続されて増 幅回路が構成されるようにしてもよい。

【0025】前記第1のインピーダンス素子と第2のインピーダンス素子とは、コンデンサによって構成されたものであってもよい。

[0026] 本発明の第2の観点に係るノイズ低減装置は、所定の電源からの電力供給用の一対の電源線に伝播するノイズを低減するノイズ低減装置であって、前記一対の電源線を1次巻線として、前記一対の電源線から接地線に漏れる漏れ電流を検出する変流器と、前記変流器の1次巻線に流れる電流を増幅し、増幅した電流を、前記第1のインビーダンス素子と第2のインビーダンス素子とからそれぞれ出力して、前記変流器よりも電源側で、接地線に、前記漏れ電流を相殺する方向に供給するように機成された増幅回路と、を備えたものである。

【0027】前記增幅回路は、前記接地線に供給する電流の電流値が前記変流器が検出した漏れ電流の電流値となるように前記変流器の1次巻線に流れる電流を増幅するものであってもよい。

【10028】本発明の第3の観点に係る電力変換装置は、電源からの供給された電力を、所定の電圧の電力に変換して負荷に供給する変換部と、前記電源から前記変換部への電力供給用の一対の電源線に任揺するノイズを低減するノイズ低減装置と、を備えたものである。

[0029]

【発明の実施の形態】以下、本発明の実施の形態に係る 電力変換装置を図面を参照して説明する。本実施の形態 に係る電力変換装置の機成を図1に示す。電力変換装置 は、ノイズフィルタ部1と、整流平滑回路部2と、電力 変換回路部3と、ノイズ低減回路部4と、を備えて構成 されている。

【10030】ノイズフィルタ部1は、コンデンサC1、C2、C3、C4と、チョークコイルし1と、を備えている。コンデンサC1、C2は、ノーマルモードノイズを源表させるアクロスザラインコンデンサであり、交流電源5の一対の電源線の間に接続されている。コンデンサC3、C4は、コモンモードノイズを低減させるためのコンデンサであり、1対の電源線のそれぞれと接地ラインとの間に接続されている。

【0031】チョークコイルL1は、コモンモードノイズを源義させるコモンモードチョークコイルであり、それぞれ、巻き方向を同じにして交流電源5の1対の電源線のそれぞれに直列に接続されている。

50 【0032】整流平滑回路部2は、整流回路11と、コ

ンデンサC5と、からなる。整流回路11は、交流電源5から供給された交流電圧を整流するものであり、1対の電源線に接続されている。この整流回路11は、例えは、4つのダイオードからなるブリッジ整流回路によって構成されている。

【0033】コンデンサC5は、整流回路11から出力された整流電圧の脈流を平滑化するためのコンデンサであり、整流回路11の出力端に接続されている。

【0034】電力変換回路部3は、所定の直流電力を所 定の電圧の直流電力に変換し、直流電圧を負荷R0に供 10 給するものであり、トランスTと、スイッチング素子Q 1と、ダイオードD1と、コンデンサC6と、を備え、 フライバックコンバータを構成している。

【0035】トランス下は、1次側の電力を2次側へ伝達するためのものであり、1次巻線n1と2次巻線n2とを備えている。1次巻線n1は、スイッチング電流によって電圧を発生させ、トランス下に励磁エネルギを生成するための巻線であり、2次巻線n2は、1次巻線n1で生成された励磁エネルギで電圧を発生させるための巻線である。1次巻線n1の一端Ptilは、コンデンサーでもの正極(+)の端子に接続されている。2次巻線n2は、1次巻線n1と逆極性となるように、1次巻線n1と逆方向に巻かれている。

【りり36】スイッチング素子Q1は、信号S1が供給されて、トランスTの1次巻線n1に流れる電流をスイッチングしてトランスTの1次巻線n1に電圧を誘起させるための素子であり、トランスTの1次巻線n1の他鑑PtizとコンデンサC5の負極(-)の端子との間に接続されている。図示しない制御部は、このスイッチング素子Q1にバルス状の信号S1を供給し、固定発振に 30基づいてPWM制御を行うことにより、出力電圧を安定化させる。

【0037】ダイオードD1は、スイッチング素子Q1がオンするオン期間では、電流の流れを阻止し、オフ期間では、2次巻線n2に発生した電圧から電流を整流するためのダイオードである。

【10038】コンデンサC6は、オフ期間において、ダイオードD1を通過した電流を平滑化して直流電圧を生成するためのものであり、ダイオードD1のカソード及び出力端子(+)と、出力端子(-)と、の間に接続さ 40れている。電力変換回路部3は、生成した直流電圧を負荷R0に供給する。

【9039】ノイズ低減回路部4は、ノイズを低減するための回路部であり、零相変適器21と、増幅回路22と、ダイオードスナバ回路23と、を備えて構成されている。

【10040】零相変流器21は、漏れ電流を検出するものであり、その等価回路を図2(a)に示す。図2(a)に示す1次巻線 n 11は、一対の電源線。すなわち、ラインE1とE2との登線を表したものである。

【0041】零相変流器21の2次巻線の端子P3及びP4のいずれか一方は、トランジスタQ11~Q14のベースに接続され、もう一方は、トランジスタQ11、Q12のエミッタに接続される。

【0042】類れ電流がラインE1、E2に流れると、ラインE1、E2間に電流の差が生じる。 尋相変流器2 1は、この電流の差を検出することにより漏れ電流を検 出する。

【0043】零相変流器21は、磁芯21aと2次巻線 の n12とを備える図2(b)に示す質通形変流器21b に 図2(c)に示すようにラインE1、E2を磁芯2 1aに巻き回して構成される。

【0044】零組変流器21の1次巻線n11には、ラインE1とE2とに流れる電流の差として1次電流!、が流れ、2次巻線n12には、1次電流!、に基づいて電流!、が誘起される。2次巻線n12の巻き方向は、での誘起電流!、が顕れ電流を組設する方向に、接地ラインに流れるように設定される。

1で生成された励磁エネルギで電圧を発生させるための 登線である。1次巻銀 n 1 の一端 P tinは コンデンサ 20 銀 n 1 2 で発生した誘起電流を増幅し、増幅した電流を C 5 の正極 (+) の端子に接続されている。2次登銀 n 2 に 接地ラインに、 場れ電流を相殺する方 2 は、1次巻線 n 1 と逆極性となるように、1次登線 n 1 と逆極性となるように、1次登線 n 1 と逆極性となるように、1次登線 n に供給するものであり、トランジスタQ 1 1 ~Q 1 4 と、コンデンサC 8、C 9 と、を備えている。

> 【0046】増信回路22は、図3に示すように、主増 幅器22aと補正増幅器22bとを備えて構成される。 主増幅器22aは、トランジスタQ11,12からなり、電流増幅器として作用する。 徳正増幅器22bは、トランジスタQ13,14からなり、電圧増幅器として作用する。

30 【0047】トランジスタQ11、Q13は、NPN形のパイポーラトランジスタである。トランジスタQ1 1. Q13のコレクタは、ともにコンデンサC7の正極(+)に接続されている。

【0048】トランジスタQ12、Q14は、PNP形のパイポーラトランジスタである。トランジスタQ12、Q14のエミッタは、それぞれトランジスタQ11、Q13のエミッタに接続され、コレクタはともにコンデンサC7の負極(-)に接続されている。

【0049】コンデンサC8は、箱筒電流を接地ライン 40 に供給するためのコンデンサであり、トランジスタQ1 1~Q14のベースと接地ラインとの間に接続されてい

【りり50】コンデンサC9は、増幅率を調整するためのコンデンサであり、トランジスタQ13のエミッタ及びトランジスタQ14のエミッタと、接地ラインと、の間に接続されている。

【0051】ダイオードスナバ回路23は、コンデンサ C?と抵抗R1とダイオードD2とを備えている。ダイ オードD2のアノードは、トランスTの端子Pt12に接 50 続されている。コンデンサC7と抵抗R1とは、とも に、トランスTの蝎子Pt11とダイオードD2のカソー ドとの間に接続されている。

【① 052】次に本実施の形態に係る電力変換装置の動 作を図4に基づいて説明する。スイッチング素子Q1に は、図4 (a) に示すような信号S 1 が供給される。信 号SIがハイレベルになると、スイッチング案子QIは オンし、信号S1がローレベルになると、スイッチング 素子Q1はオフする。時刻t()~t)がスイッチング素 子Qlのオン期間であり、時刻tl~t2がスイッチン グ索子Q1のオフ期間である。

【0053】スイッチング素子Q1がオン、オフするこ とにより、トランスTの1次巻線n1に流れる電流がス イッチングされ、トランスTの1次巻線n 1に電圧が発 生する。

【①の5.4】オン期間では、トランスTの1次側におい ては、図4 (b) に示すように、スイッチング素子Q1 に印加される電圧Vq1は、ほぼ客となり、スイッチング 素子Q1には、図4 (c)に示すような電流!q1が流れ

【0055】トランス下の2次側においては、トランス 20 Tの2次巻線n2が、1次巻線n1と逆極性になってい るので、ダイオードD1が電流が流れるのを阻止し、2 次発線n2は、開放状態となる。このオン期間でトラン スTに励磁エネルギが蓄積される。トランスTの1次巻 線n 1 には、図4 (d) に示すような電圧V tiが印加さ

【① 056】オフ期間では、スイッチング素子Q1に印 加される電圧Vq1は、図4(り)に示すように、コンデ ンサC5の充電電圧よりも高くなり、スイッチング素子 Q] に流れる電流 ! q1は、 図4 (c) に示すように、零 30 -となる。

【① 057】また、トランスTの2次側においては、ダ イオードDlが導通し、トランスTは、蓄積した励磁エ ネルギを放出し、この励越エネルギに基づいて2次巻線: n2からダイオードD1を介してコンデンサC6に、図 4 (e)に示すような電流 L めが流れる。電流 L dは、電 流 I giの最大電流値に基づいて、トランス下の1次巻線 n 1 と 2 次巻線 n 2 との巻数比に反比例した比率で流れ 出し、励磁エネルギを放出しながら減少し、トランスT が整積した励磁エネルギを全て放出した時刻でその電流 40 値はりになる。

【0058】尚、オフ期間において、トランスTのイン ダクタンスと配線によるインダクタンスとにより、図4 (b) に示すような常圧Vq1、図4 (d) に示すような 電圧Vt1には、スパイク電圧が重量する。 ダイオードス ナバ回路23は、このスパイク電圧の電圧レベルを低下

【0059】ダイオードD2は、トランス下及び配線の インダクタンス分で生ずるスパイク電圧を整流し、コン

デンサC7に答えられた電流を消費する。このような作 用を有するダイオードスナバ回路23は、コンデンサC 7に答えられた電力を増幅回路22に供給する。

【0060】コンデンサC6は、ダイオードD1によっ て整流された電流!dを平滑化する。これにより、直流 管圧が生成され、電力変換回路部3は、生成した直流電 圧を負荷ROに供給する。

【0061】スイッチング素子Q1がスイッチングする ことにより、電力変換装置の回路内の対地間のコンデン サC3, C4を経由して接地ラインに、図4(f)に示 すような漏れ電流 i sが流れる。このことが、コモンモ ードノイズの発生の要因である。

【0062】雲相変流器21の1次巻線に1次電流(ラ インE1, E2の電流)が流れると、2次巻線に誘起電 流が流れる。

【0063】正の半サイクルにおいては、この誘起電流 が分流してトランジスタQ11, Q13のベースに誘起 電流がベース電流として流れる。誘起電流が流れること によってトランジスタQ11, Q13のエミッタの電位 は上昇する。また、誘起電流がトランジスタQ11, Q 13のペースに流れることによってトランジスタQ1 1. Q13のベースの電位も上昇する。トランジスタQ 11、Q13の増幅率が1よりも充分大きく、編れ電流 !sと同じ電流値の電流が増幅回路22にて生成され る.

【10064】負の半サイクルにおいては、トランジスタ Q12, Q14の回路が、トランジスタQ11、Q13 の回路と同様に動作し、同じく漏れ電流!sと同じ電流 値の電流が生成される。とのトランジスタQll.Ql 3の回路とトランジスタQ12, Q14の回路と組み合 わせることにより、図4(8)に示すような循償電流! が生成される。

【0065】そして、この補償電流Irを、漏れ電流Is とは逆向きにしてコンデンサC8、C9を介して接地ラ インに供給することにより、漏れ電流 Isは、図4 (h) に示すように小さくなる。これにより、コモンモ ードノイズを低減できる。

【0066】次に増幅回路22の動作について説明す る。増幅回路22は、主増帽器22aと、縞正増帽器2 2bと、を備えて構成される。主増幅器22aは、トラ ンジスタQ11、12からなり、浦正増幅器22 bは、 トランジスタQ13、14からなる。

【0067】との増幅回路22の増幅原理を図5に基づ いて説明する。尚、ここでは、増幅回路22のコンデン サC8,C9を、それぞれ抵抗R11、R12に置き換 えて説明する。

【0068】零組変流器21の1次巻線n11に、1次 電流 1、が流れると、2次巻線112には、1次電流 1、 に基づいて電流 1,が誘起される。2次巻線 n 1 2 の巻 デンサC7は、整流した電圧を蓄え、抵抗R1は、コン、50、き方向は、この電流1、が増幅されて、漏れ電流を相殺

する方向に、接地ラインに流れるように設定される。 【0069】抵抗R11には、電流値が電流!。とほば等しい電流!。」が流れる。また、抵抗R12には、抵抗R11に印倒される電圧と等しい電圧が印加される。従って、抵抗R12に流れる電流!。」の電流値は式(5)によって表される。

【数5】 $_{1,2} = i_{2} \times r_{11} / r_{12} \cdot \cdot \cdot \cdot (5)$

但し、1、1:紙抗R12に流れる電流 I、2の電流値

1、1 電流 1、の電流値

r 11:抵抗R 1 1 の抵抗値

r 12:抵抗R 1 2の抵抗値

また、増幅回路22の利得は、以下の式(6)によって 表される。

【数6】A=(1+r11/r12)···(6)

但し、A: 増幅回路22の利得

【①①70】との式(6)が示すように、増幅回路22の利得は、抵抗R11とR12との抵抗値の比に基づいて設定され、この抵抗値比を替えれば、増幅回路22の利得が変わる。

【0071】例えば、零相変流器21の検出比に誤差が 20 生じた場合、抵抗R11、R12の抵抗値比を替え、増 幅回路22の利得を調整することにより、零相変流器2 1と増幅回路22との総合利得を1にすることができ エ

【10072】以上説明したように、本実施の形態によれは、増幅回路22の主増帽器22aと並列に領正増幅器22bを設けるようにしたので、簡単な回路で容易に増幅回路22の利得を調整することができ、尋相変流器21の検出比に誤差が生じた場合でも、増幅回路22の利得を調整することにより、零相変流器21と増幅回路2302との総合利得を1にすることができる。

【0073】また、増幅率の調整に、零相変流器21の 巻敷の調整の必要がないため、零相変流器21の受数を 増やすこともなく、零相変流器21を小型化することが でき、増幅回路22に精度の高いものを用いる必要もな いため、安価にすることができる。

【①①74】また、電力変換装置内を伝播する源れ電流を検出し、その検出電流に基づいて補償電流を接地ラインに供給する方法を用いることができるので、ノイズフィルタ部1も小型化され、減衰置の大きなフィルタを構成することができる。

【0075】尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施の形態に限られるものではない。例えば、主増幅器が補正増幅器を兼用することもできる。その回路構成を図6に示す。また、その原理図を図7に示す。この増幅回路22では、トランジスタQ

11. Q12が補正増幅器22りを兼用する。

【10076】図6に示す増幅回路22では、トランジスタQ11、Q12のエミッタ電位は、ベース電圧とほぼ等しくなる。また、トランジスタQ11、Q12のエミッタから電流を流してもベース側負荷には影響しないことになる。この点に着目すると、主増幅器22aが領正増幅器22bを兼用することが可能となる。このように、主増幅器22aが領正増幅器22bを兼用することにより、新たな増幅器を備えずに増幅回路22の利得を10調整することができる。

【0077】また、図8、図9に示すように、バイボーラトランジスタQ11、Q12、Q13、Q14の代わりに、それぞれ、電界効果トランジスタFET11、FET12、FET13、FET14を用いることができる。電界効果トランジスタを用いた場合、ゲート電流がほば零となることから、より高性能の増幅回路を構成することができる。

[0078]

【発明の効果】以上説明したように、本発明によれば、 対幅率の容易な調整が可能となる。

【図面の簡単な説明】

【図1】本発明の実施の形態に係る電力変換装置の構成 を示すプロック図である。

【図2】(a)は図1の零相変流器を示す回路図であり、(b)は普通形変流器の斜視図であり、(c)は零相変流器の斜視図であり、(c)は零相変流器の斜視図である。

【図3】図1の増幅回路の構成を示す回路図である。

【図4】図1の電力変換鉄圏の動作を示すタイミングチャートである。

6 【図5】増幅回路の増幅原理を示す説明図である。

【図6】主始帽器が領正増帽器を兼用した増幅回路の構成を示す回路図である。

【図7】図6の増幅回路の増幅原理を示す説明図である。


【図8】図3に示す増幅回路のトランジスタの代わりに FETを用いた場合の構成を示す回路図である。


【図9】図6に示す増幅回路のトランジスタの代わりに FETを用いた場合の構成を示す回路図である。


【図10】ノイズ低減の原理を示す説明図である。

5 【符号の説明】


- 1 ノイズフィルタ部
- 3 電力変換回路部
- 4. ノイズ低減回路部
- 21 零相変流器
- 22 增幅回路
- 23 ダイオードスナバ回路








(11)





フロントページの続き

Fターム(参考) 5H730 AA02 8B43 CC01 CC03 DD01 DD41 EE02 EE07 FD41 53092 AA01 AA18 CA44 CA50 FA00 FR02 HA08 HA10 HA17 HA29 HA35 MA18 MA21 SA16 TA01 TA06 53500 AA01 AA18 AC44 AC50 AF00 AH08 AH10 AH17 AH29 AH35 AM18 AM21 AS16 AT01 AT06 RF02